(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-296142

(43)公開日 平成11年(1999)10月29日

(51) Int.Cl.⁶

識別記号

FΙ

公開口 平成11平(1999)10月25

G09G 3/36

G 0 9 G 3/36

G02F 1/133

550

G02F 1/133

550

審査請求 未請求 請求項の数6 OL (全 7 頁)

(21)出願番号

特願平10-94409

(71)出願人 000002185

ソニー株式会社

(22)出願日

平成10年(1998) 4月7日

東京都品川区北品川6丁目7番35号

(72)発明者 猪野 益充

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 山口 邦夫 (外1名)

(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】時分割用ゲート線の本数を削減することにより、液晶表示パネルのサイズを小さくできる液晶表示装置を提供する。

【解決手段】ラッチされた n ビットのディジタル原色信号が第1のスイッチング手段を介して出力回路に供給されて時分割用のアナログ原色信号に変換され、このアナログ原色信号が第2のスイッチング手段を介して表示部を構成する複数のソース線に画像信号として時分割的に供給されると共に、第2のスイッチング素子がアナログ原色信号に対応して設けられ、ソース線に設けられた第1のスイッチング素子同士は第1のゲート信号によってスイッチングされ、第2のスイッチング素子同士は第2のゲート信号によって取動される。ゲート信号の組合せによって少ないゲート線数でも複数のソース線を制御できる。



20

【特許請求の範囲】

【請求項1】 nビットのディジタル原色信号がラッチ されると共に、ラッチされた上記nビットのディジタル 原色信号が第1のスイッチング手段を介して出力回路に 供給されて時分割用のアナログ原色信号に変換され、こ のアナログ原色信号が第2のスイッチング手段を介して 表示部を構成する複数のソース線に画像信号として時分 割的に供給されると共に、

1

上記第2のスイッチング手段は少なくとも直列接続され た第1及び第2のスイッチング素子がアナログ原色信号 10 に対応して設けられ、上記ソース線に設けられた第1の スイッチング素子同士は第1のゲート信号によってスイ ッチングされ、上記第2のスイッチング素子同士は第2 のゲート信号によって駆動されるようになされたことを 特徴とする液晶表示装置。

【請求項2】 上記表示部は液晶表示パネルに設けられ たことを特徴とする請求項1記載の液晶表示装置。

【請求項3】 上記第1及び第2のスイッチング手段は 同期駆動されるようになされたことを特徴とする請求項 1記載の液晶表示装置。

【請求項4】 上記ゲート線の本数をpとしたとき、2 『本を単位として2"本の上記ソース線が時分割駆動され ることを特徴とする請求項1記載の液晶表示装置。

【請求項5】 上記第1及び第2のスイッチング素子が 単一のスイッチング素子でそれぞれ構成されたことを特 徴とする請求項1記載の液晶表示装置。

【請求項6】 上記第1及び第2のスイッチング素子が それぞれ相補型となされたことを特徴とする請求項1記 載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は液晶表示装置に関す る。詳しくは、液晶表示装置用絶縁基板上に形成される 水平駆動回路用スイッチング手段を直列接続された一対 のスイッチング素子で構成すると共に、時分割駆動され るゲート線の本数を少なくすることによってスイッチン グ手段の占有面積を少なくできるようにしたものであ る。

[0002]

【従来の技術】薄型、軽量、低消費電力等の特徴を有す 40 る液晶表示装置(LCD)は、パーソナルコンピュータ 等の〇A機器、ビデオカメラ等の家電AV機器等の表示 装置としてよく用いられ、その中でも画質及び応答速度 の点に優る薄膜トランジスタ(TFT)を用いたアクテ ィブマトリクス方式による液晶表示装置が注目されてい

【0003】アクティブマトリクス方式は、大きな情報 **量を扱う場合に好適なドット・マトリクス形液晶表示装** 置の駆動方式の一つで、もう一つの駆動方式として単純 マトリクス方式がある。アクティブマトリクス方式は、

単純構造で低製造コストの単純マトリクス方式に比べ て、パネルの構造が複雑で製造コストが高い一方、応答 速度や視認特性が極めて良く画質の点で優れている。

【0004】図5はアクティブマトリクス型液晶表示装 置の駆動回路の構成図である。図5に示すようにアクテ ィブマトリクス型液晶表示装置は、X方向(図面縦方 向)に配列された信号電極であるソース線(信号線)X ,, X, 、. . . 、X, とY方向(図面横方向)に配列され ると共に、ソース線をアドレッシングする走査電極であ るゲート線Y,、Y2、...、Y。を有する。ソース線 には水平駆動回路用ドライバIC1が接続され、ゲート 線には垂直駆動回路10が接続されている。

【0005】上記ドライバIC1内には図示しないデコ ーダと出力回路が夫々内蔵され、出力回路から画像デー 夕に応じた所定のアナログ電圧をソース線に印加する。 ソース線とゲート線との交差部分には画素が配置され、 各画素には画素駆動素子(スイッチング素子)としての TFT30と液晶容量32と付加容量31が接続されて いる。

【0006】アクティブマトリクス型液晶表示装置の動 作原理は、ゲート線Y1、Y2、...、Yaを線順次方 式で上から順々に走査し、一つのゲート線上の全ての画 素のTFT30を一時一斉にオン(導通状態)にする。 そしてこの走査に同期して出力回路からソース線 X₁, X 2、. . . 、XIを介して、オン状態のTFT30に結合 している全ての容量32にそれぞれ所定のアナログ電圧 を印加して信号電荷を供給する。この結果、各液晶にお ける光の透過率がアナログ電圧値に応じて変化する。こ こで各付加容量31は充電されるから、TFT30がオ 30 フ (絶縁状態) になった後も、液晶の光の透過状態は、 次にTFT30がオンされるまで保持される。

【0007】しかしながら、このようなアクティブマト リクス型液晶表示装置では、各ソース線に一個のドライ バが必要であるからドライバ(ドライバIC)の数が多 くなるという問題がある。さらに階調を伴うカラー表示 の場合には、中間レベル電圧の設定によるドライバIC の大規模化、製造コストの増加という問題がある。

【0008】この問題を解決するため、液晶表示パネル の各ソース線の入力側に単一のスイッチング素子からな る第2のスイッチング手段を設けた液晶表示パネルの駆 動方法(特開平4-52684)が従来技術に知られて いる。

【0009】図6は従来技術によるアクティブマトリク ス型液晶表示装置の駆動回路の部分回路図である。図6 に示す駆動回路は図5に示す駆動回路と略同一構成であ り、その同一部分については同一参照符号を付してその 重複説明を割愛する。

【0010】ドライバIC1は、夫々例えば3本のデー 夕線からなるR、G、Bの各データ線束20R~20B 50 を有する。即ちこの場合、上記各データ線束20R~2

0 Bは3ビットのディジタル画像データ(ソースデー タ)を伝送するので、8階調の512色カラー表示が可 能である。

【0011】上記各データ線にはシフトレジスタ13、 レベルシフタ14、ラッチ15がそれぞれ1個接続され て構成されたメモリー手段18を有する。シフトレジス タ13は1ビットの画像データを保存してけた送りし、 レベルシフタ14は1ビットの画像データの論理値レベ ルを調整し、ラッチ15は1ビットの画像データを所定 時間保持する。

【0012】各ラッチ15の出力側にはNチャネルTF T構成の第1のスイッチング手段22、23が設けら れ、第1のスイッチング手段22、23は出力回路に内 蔵されたデコーダに接続され、ディジタルーアナログ変 換回路でアナログ電圧に変換される。上記出力回路12 では、4つのデータ線束20R~20Bに対して1つの 出力端子12a、12b、・・・が設けられ、例えば出 力端子12aに第2のスイッチング手段24a~24d としてのNチャネルTFTを介して4本のソース線X。 ~X,に共通接続する。同様にして出力端子12bをソ ース線 X_s ~ X_s に共通接続する。

【0013】ここで、例えば時分割スイッチ選択信号S A1~SA4により上記第1の各スイッチング手段2 2、23が順次オンされる。これにより出力回路12 は、入力された画像データに応じた所定の電圧の画像信 号を出力端子12a、12b、・・・から順次出力す る。液晶表示パネル2においては、時分割スイッチ選択 信号S1~S4によって第1のスイッチング手段22、 23に同期して第2のスイッチング手段24a~24d (25a~25d)が順次オンされて、第2の各スイッ 30 チング手段の出力信号(入力画像信号)が所定のソース 線X、~X。にそれぞれ供給される。

[0014]

【発明が解決しようとする課題】このように従来技術に よれば、ドライバIC1の各データ線に第1のスイッチ ング手段22、23を設けると共に液晶表示パネル2の 各ソース線の入力側に単一のスイッチング素子からなる 第2のスイッチング手段24a~24d、25a~25 dを新たに設け、上記ドライバIC1の出力端子12 a、12b、・・・をデータ線と対応する液晶表示パネ 40 ル2の複数のソース線X、~X、またはX。~X。に接続 し、ドライバIC1の各第1のスイッチング手段22、 23に液晶表示パネル2の各第2のスイッチング手段2 4 a~24d、25a~25dを同期させて順次オンオ フさせることにより、データ線からの画像データの信号 電圧を時分割してドライバIC1の出力端子12a、1 2 b、・・・から上記データ線と対応するソース線 X ~X。に供給できるようにしている。したがって従来技 術によれば、液晶表示装置の全ソース線に接続するドラ イバICのコンパクト化あるいは個数の低減化が可能に 50 に係る第1の実施形態を説明する。

なる。

【0015】しかしその一方で、従来技術によれば、時 分割の数の増加に伴って時分割用のゲート線の数が増加 する。つまり、時分割するソース線の本数と同じ本数だ けゲート線の本数が必要になる。それに伴ってこのスイ ッチング手段の占有面積が増大する。 すなわち図7に示 すように、液晶表示パネル2は有効表示領域17とその 周辺領域とで構成され、水平上部16は時分割用スイッ チ用の形成領域となされ、左端部は垂直駆動回路10の 10 形成領域となされている。

【0016】液晶表示領域17以外の部分、特に垂直方 向の額縁部分(時分割用スイッチ領域)の面積が増大す ると、液晶表示パネル2自体が大きくなるという問題が ある。したがって従来技術によれば、液晶表示パネル2 が大きくなるので、液晶表示装置の携帯化を妨げると共 に一枚の透明絶縁基板から得られるパネルの数が少なく なり製造歩留まりを低下させる。

【0017】そこで本発明は、時分割用ゲート線の本数 を削減することにより液晶表示装置のパネルのサイズを 20 小さくできるTFTを用いた液晶表示装置を提供するこ とを目的とする。

[0018]

【課題を解決するための手段】本発明は上述した課題を 解決するために、請求項1に記載した発明によれば、n ビットのディジタル原色信号がラッチされると共に、ラ ッチされたnビットのディジタル原色信号が第1のスイ ッチング手段を介して出力回路に供給されて時分割用の アナログ原色信号に変換され、このアナログ原色信号が 第2のスイッチング手段を介して表示部を構成する複数 のソース線に画像信号として時分割的に供給されると共 に、第2のスイッチング手段は少なくとも直列接続され た第1及び第2のスイッチング素子がアナログ原色信号 に対応して設けられ、ソース線に設けられた第1のスイ ッチング素子同士は第1のゲート信号によってスイッチ ングされ、第2のスイッチング素子同士は第2のゲート 信号によって駆動されるようになされた液晶表示装置に よって解決される。

【0019】本発明は、異なるスイッチング素子の組合 せに注目したもので、液晶表示パネルの各ソース線に複 数のスイッチング素子からなる第2のスイッチング手段 を設ける。

【0020】本発明によれば、上記各ソース線に複数の スイッチング素子からなる第2のスイッチング手段を設 け、そのオン、オフを組合せることにより、時分割用ゲ ート線の本数を減らすことができるので、時分割用ゲー ト線の占有面積を増大させることなくドライバICのコ ンパクト化あるいは個数の低減化を可能にする。

[0021]

[発明の実施の形態] 以下、図面を参照しながら本発明

【0022】図1は本発明の第1の実施形態に係るアク ティブマトリクス型液晶表示装置の駆動回路の部分回路 図である。図1に示す本発明に係るアクティブマトリク ス型液晶表示装置の駆動回路は、図5及び図6に示すア クティブマトリクス型液晶表示装置の駆動回路と略同一 構成であり、その同一部分については同一参照符号を付 してその重複説明を割愛する。

【0023】本発明に係る液晶表示パネル3の構成で従 来技術による液晶表示パネル2と異なる点は、上記液晶 表示パネル3の各ソース線に対し複数のソース線をまと 10 本のゲート線で済む。したがって8本のソース線を時分 めて時分割駆動できるように、複数のスイッチング素子 からなる第2のスイッチング手段28、29、・・・ (28a~28d、29a~29d、・・・) を設けた ことにある。

【0024】図示の例では、出力回路12に設けられた 1つの出力端子に4本のソース線を接続して、これら4 本のソース線を時分割駆動するようにした例である。第 2のスイッチング手段28を例示すると、この第2のス イッチング手段28はソース線に対して直列接続された 第1及び第2のスイッチング素子で構成される。さらに 20 第1のスイッチング素子同士は第1のゲート信号SG1 によって共通に制御され、また4個の第2のスイッチン グ素子同士も第2のゲート信号SG2によって共通に制 御される。

【0025】ここで、これら2つのゲート信号SG1、 SG2によって、それぞれのスイッチング手段28a~ 28 d の導通状態が時分割的となるようにするため第1 及び第2のスイッチング素子は図示するような導電形式 に選定されている。

【0026】スイッチング素子としてMOS型トランジ 30 スタを例示すれば、ソース線 X, に接続されるスイッチ ング素子は第1の導電形式であるNチャネル型のMOS トランジスタ35、35が使用される。以下同様に、ソ ース線X,における第1のスイッチング素子は第2の導 電型式であるPチャネル型のMOSトランジスタ36が 用いられ、第2のスイッチング素子はNチャネル型のM OSトランジスタ35が使用される。ソース線X₄に接 続される第1のスイッチング素子はNチャネル型のMO Sトランジスタ35が用いられ、第2のスイッチング素 子はPチャネル型のMOSトランジスタ36が使用され 40 る。ソース線X,における第1、第2のスイッチング素 子は共にPチャネル型のMOSトランジスタ36、36 が使用される。

【0027】ここで出力端子12aに図2Aに示すよう なアナログ画像信号が得られたと想定すると、ゲート信 号SG1、SG2としては同図B、Cに示すような矩形 波信号が供給されることによって、区間 t 1 ではソース 線X, のみがオンして対応する画像信号Rがソース線X, に印加される。これによってRの画素が映し出される。 以下同様に区間 t 2 ではソース線 X₁ がオンし、区間 t

3ではソース線X,がオンし、そして区間 t 4ではソー ス線 X, がオンする。これによって対応する画像信号 R、G、Bによって対応する画素が映し出される。

【0028】ここで第2のスイッチング手段28、2 9、・・・に設ける時分割用ゲート線の本数 p とそのゲ ート線により制御されるソース線の1出力端子当たりの 本数qには、 $2^{\circ} = q$ の関係があるので、本実施形態 は、p=2、q=4の場合である。つまり、4本のソー ス線 $X_1 \sim X_4$ 、 $X_5 \sim X_8$ 、・・・を時分割するときは2 割するときは3本のゲート線で済むことになる。

【0029】第2のスイッチング手段に設ける時分割用 ゲート線の数を従来技術に比べて半減できるので、図3 に示すように、時分割用スイッチング領域16の幅Bを 従来の幅Aよりも狭くすることができ、この狭幅化によ って液晶表示パネルのサイズを小さくすることができ

【0030】また前述のように本発明においては、第2 のスイッチング手段の時分割用ゲート線の本数pと、そ のゲート線により制御されるソース線の1出力端子当た po かの本数 q には、 $2^p = q$ の関係があるので、1 出力端 子に接続するソース線の本数 q を多くして時分割数を増 やす程、従来技術に対する本発明の時分割用ゲート線数 を形成する領域16の幅は、1/2、3/8、1/4、 5/32...のように狭幅化できるから、その軽減効 果はより顕著なものになる。

【0031】時分割用ゲート信号の数が削減された結 果、図3のように本発明による時分割用スイッチ領域の 垂直方向の幅Bは従来技術による時分割用スイッチ領域 の垂直方向の幅Aよりも縮小される。つまり本発明によ れば、液晶表示パネル全体の垂直方向の幅Dを従来のパ ネル全体の垂直方向の幅Cよりも小さくすることができ

【0032】これとは逆に従来と同じパネル幅(D= C) とするならば、有効表示領域17の面積を大きくす ることができるから、表示部のワイド化を達成できる。 【0033】図4は本発明の第2の実施形態に係るアク ティブマトリクス型液晶表示装置の駆動回路の応用例の 部分回路図である。第2の実施形態の構成は第1の実施 形態の構成と略同一であり、その同一部分については同 一参照符号を付してその重複説明を割愛する。

【0034】第2の実施形態の構成で第1の実施形態と 異なる点は、第1の実施形態の第2のスイッチング手段 28、29、・・・にあって、ソース線X₁、X₂、・・ ・に接続されたNチャネルTFTにはPチャネルTFT を、PチャネルTFTにはNチャネルTFTをソース・ ドレインについて夫々並列に接続して相補型に構成した ものである。さらにNチャネルTFTとPチャネルTF Tのゲートの間にはインバーター33が接続される。

【0035】図4において、例えば対をなすTFTの左

50

7

側のTFT38のゲートには、時分割用ゲート信号SG 1またはSG2(図2)がそのまま入力される。また同右側のTFT39のゲートにはインバーターで反転された時分割用ゲート信号SG1またはSG2が入力される。ここで対を成すTFTはNチャネルTFTとPチャネルTFTであるから、このNチャネルTFTとPチャネルTFTは同時にオンオフ動作する。このとき例えばNチャネルTFTが完全にオンにならなくてもPチャネルTFTが完全にオンにならなくてもPチャネルTFTが完全にオンになるので、共通電極に供給される交流駆動信号によるスイッチング動作は、第1の実施形態のスイッチング動作と同じになる。また他のスイッチング手段28b~28d、29、・・・についても同様なことである。

【0036】したがって、本実施形態によっても、時分割用のゲート線の数を軽減でき、液晶表示装置の小型化を図れる。

[0037]

【発明の効果】以上説明したように、本発明によれば、 液晶表示パネルの各ソース線に複数のスイッチング素子 からなる第2のスイッチング手段を設けたことにより、 液晶表示装置の垂直方向の額縁部分の面積を縮小できる ので、ドライバICのコンパクト化あるいは個数の低減 化を、液晶表示パネルの面積(時分割用ゲート線の占有 面積)を増大させることなく可能にできる。

【0038】このように、本発明によれば、液晶表示パネルの面積を従来技術によるものよりも縮小できるので、液晶表示装置の携帯性が確保できる。また、本発明

によれば、一枚の透明絶縁基板から得られる液晶表示パネルの数が増大するので、製造歩留まりを向上させることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るアクティブマト リクス型液晶表示装置の駆動回路の部分回路図である。

【図2】本発明に係る実施形態の動作説明図である。

【図3】本発明による額縁部分の狭幅化の説明図であ る。

【図4】本発明の第2の実施形態に係るアクティブマトリクス型液晶表示装置の駆動回路の部分回路図である。

【図5】アクティブマトリクス型液晶表示装置の駆動回 路の構成図である。


【図6】従来技術によるアクティブマトリクス型液晶表示装置の駆動回路の部分回路図である。

【図7】従来技術による液晶表示パネルを示す説明図である。

【符号の説明】


1・・・ドライバIC、2,3・・・液晶表示パネル、12・・・出力回路、16・・・時分割用スイッチ領域、17・・・有効表示領域、18・・・メモリー手段、22,23・・・第1のスイッチング手段、24a~24d,25a~25d,28a~28d,29a~29d・・・第2のスイッチング手段、26,27・・・出力端子、30・・・TFT、31・・・付加容量、32・・・液晶容量、33・・・インバーター

【図2】




B

ά



【図6】



【図7】

